Chất bán dẫn - Kỳ 1

Sơ lược về quy trình sản xuất thiết bị bán dẫn – Kì 1

Dạo gần đây cuộc chiến thu nhỏ tiến trình (tech node) diễn ra gay gấn và quyết liệt giữa các nhà sản xuất và gia công chip như Intel, TSMC, Samsung. Thế nhưng ít ai biết được bên cạch cuộc chiến khốc liệt ấy còn có những cuộc chạy đua về thiết bị sản xuất (ví dụ như công nghệ EUV lithography) hay cộng nghệ phát hiện lỗi trong quy trình sản xuất (khi mà tiến trình càng nhỏ, nhiều lỗi càng khó bị phát hiện bởi máy móc hiện tại vì quá nhỏ).

Với kinh nghiệm học tập và làm việc trực tiếp trong ngành gia công thiết bị bán dẫn (foundry), mình xin chia sẻ với mọi người kiến thức về ngành công nghiệp bán dẫn (semiconductor) nhằm giúp mọi người hiểu hơn về ngành công nghiệp tỉ đô này. Đầu tiên, hãy cũng tìm hiểu sơ qua về quy trình sản xuất chip hay thiết bị bán dẫn.

Quy trình sản xuất thiết bị bán dẫn

Quá trình sản xuất chip không hề đơn giản và kéo dài trong nhiều tháng, từ vật liệu silicon thô cho đến sản xuất chip trên bề mặt tấm bán dẫn wafer, rồi đóng gói (chip packaging) và trải qua nhiều bài tests trước khi lắp ráp vào các thiết bị điện tử. Dưới góc nhìn của việc gia công chip, quá trình thiết kế và sản xuất chip có thể tóm tắt như sau:

Ngày nay, do chi phí sản xuất tăng cao, các công ty dần chuyển sang mô hình fabless, chỉ thiết kế chip và gửi bản thiết kế cho nhà máy gia công, điển hình như Apple và TSMC. Chỉ còn một số ít công ty tự thiết kế và sản xuất như Samsung, Micron. Ngoài ra, một số công ty thực hành cả 2 mô hình, khi vừa tự sản xuất, vừa thuê gia công để tăng sản lượng, hay tập trung vào dòng sản phẩm chính như Intel.

Nhà máy gia công kiểm tra thiết kế

Không phải bản thiết kế chip nào cũng có thể sản xuất được. Trước mỗi thiết kế được gửi đến bởi fabless, foundry tiến hành kiểm tra khả năng thiết kế (manufacturability) nhằm dự báo nếu sản xuất dựa trên thiết kế hiện tại, năng lực của người gia công sẽ cho năng suất (yield) bao nhiêu, các lỗi có thể xảy ra.

Nhằm tiết kiệm thời gian và công sức cho người thiết kế, nhà gia công luôn cung cấp gói thiết kế có sẵn (design kit) và quy tắc thiết kế (design rule check – DRC). Nhà thiết kế có thể dùng các thiết kế có sẵn (IP blocks) đã được đảm bảo về khả năng sản xuất, đồng thời tự thiết kế thêm, và sau cùng là chạy DRC.

Luôn có những quy tắc (design rule) mà nhà thiết kế phải tuân theo, nếu không sẽ không vượt qua được DRC và khi gia công chắc chắn sẽ bị lỗi. Những quy tắc cơ bản của thiết kế chip có thể kể đến như độ rộng (width) và khoảng cách giữa các metal lines, độ bao phủ của metal và via (enclosure). Mình sẽ có một bài chi tiết hơn về DRC.

3 quy tắc cơ bản của thiết kế chip. Nguồn: Wikipedia

Sản xuất ingot và wafer

Đầu tiên, silicon được trải qua các bước tinh luyện (purify) nhằm loại bỏ tạp chất (impurities) và đạt độ tinh khiết cao. Silicon lúc này sẽ đạt tiêu chuẩn sản xuất đồ điện tử (electronic-grade silicon) và sẵn sàng cho quá trình sản xuất ingot.

Một hạt nhân Silicon hình trụ được nhúng vào Silicon tinh khiết đã được nung chảy và đồng thời vừa kéo lên vừa xoay. Tốc độ kéo và xoay sẽ quyết định đường kính và cấu trúc mạng tinh thể của ingot.

Sơ lược quá trình sản xuất silicon ingot tinh khiết. Nguồn: Wikipedia

Khối hình trụ Silicon đạt tiêu chuẩn điện tử. Nguồn: Wikipedia.

Tấm bán dẫn hình tròn được cắt ra khối ingot và được khắc vết cắt hoặc mặt cắt định hướng

Nguồn: Wikipedia.

Ingot sẽ được cưa và đánh bóng ra thành những tấm đĩa hình tròn, gọi là tấm bán dẫn (wafer), với đường kính từ 100 ~450 mm. Ngày nay, kích thước 300mm (12 inch) trở nên thông dụng vì cân bằng giữa số lượng chip in trên bề mặt (đủ nhiều và độ lớn của wafer đưa vào trong máy móc sản xuất (không quá cồng kềnh). Các tấm bán dẫn đều có những mặt cắt hoặc vết cắt (notch) nhằm đánh dấu hướng của tấm ấy. Điều này là vô cùng quan trọng quá trình sản xuất, nhất là trong quá trình quang khắc  (lithography), vốn đòi hỏi sự chính xác cao.

Trong thiết kế chip lên wafer

Đây là một trong những giai đoạn quan trọng nhất trong quy trình sản xuất thiết bị chip. Bản vẽ thiết kế chip sẽ được chuyển hoá thành những con chip thật trên bề mặt wafer. Khác với tấm thô cắt từ ingot có màu đen, tấm bán dẫn sau khi in thiết kế sẽ có màu sắc hơn. Từng ô vuông nhỏ chính là một con chip, được gọi là đế chip (die). Một tấm có thể chỉ có vài chục đế cho đến hàng chục nghìn đế, tuỳ theo thiết kế.

Quá trình in thiết kế lên wafer chia thành các bộ phận sau:

• Deposition: sử dụng phương pháp vật lý (physical vapored deposition – PVD) hoặc hoá học (chemical vapored deposition – CVD) để hình thành một lớp mỏng vật liệu lên bề mặt wafe

• Photolithography: sử dụng ánh sáng để chuyển (transfer) thiết kế hình mẫu (pattern) từ lớp có sẵn (mask) xuống bề mặt wafer, còn gọi là quang khắc

• Etch: khắc lớp mỏng vật liệu theo hình mẫu có sẵn

• Clean: làm sạch bề mặt wafer khỏi các sản phẩm phụ và tạp chất

• Chemical mechanical polishing – CMP: làm phẳng bề mặt wafer

• Diffusion: dùng nhiệt độ cao để thay đổi tính chất của vật liệu trên bề mặt wafer

• Implant: bắn các tia ion chứa các hạt nhằm thay đổi tính chất dẫn điện của silicon

Wafer sau khi gia công. Mỗi ô vuông hay còn gọi là đế (die) chính là một con chip hoàn chỉnh để có thể đóng gói (packaging) được dùng trong thiết bị điện tử. Nguồn: Wikipedia.

Kiểm tra wafers

Sau quá trình sản xuất chip trên wafer, các wafers sẽ được kiểm tra lần cuối bằng các bài test điện (electrical test – ET) và soi dưới kính hiển vi bởi nhà gia công nhằm đảm bảo chất lượng trước khi gửi chúng đến test house (hoặc sort house) thuê bởi các fabless. Trước khi cắt tấm bán dẫn thành các đế chip (die preparation), tấm bán dẫn sẽ trải qua một loạt các phần mềm kiểm tra (test program). Nếu một đế nào đó không vượt được qua một bài test nào đó thì sẽ được đánh dấu tương ứng, từ đó tạo nên một bản đồ như thế này.

Mỗi màu sắc tượng trưng cho những kết quả nhau. Thông thường, màu xanh lá thể hiện die tốt, vượt qua được hết các bài test. Màu sắc khác, ví dụ như màu hồng thể hiện die trượt test A, màu xanh dương thể hiện die vượt qua bài test A nhưng trượt test B, v.v. [1]

Quá trình này thường được gọi là wafer sorting, wafer probing, hay circuit probing (CP). Kết quả hay năng suất (yield) của một tấm được tính bằng phần trăm số đế vượt qua hết các bài tests trên tổng số đế. Ngày nay, phân tích kết quả (yield analysis) trở thành một công việc vô cùng quan trọng trong quá trình xác định lỗi gây ra bởi quá trình sản xuất, môi trường, hay quá trình kiểm tra. Kết quả phân tích sẽ là thước đo cho quy trình sản xuất, từ đó giúp cải thiện năng suất và nâng cao chất lượng sản phẩm.

Ngày nay, chúng ta dễ dàng nghe thấy các thông tin về sự thu nhỏ tiến trình theo định luật Moore, hay các ngày càng nhiều công nghệ tích hợp lên con chip nhỏ xíu, kích thuớc chỉ là nano-mét. Thế nhưng, đằng sau đó là một cuộc chạy đua về công nghệ của nhà máy gia công chip hay còn gọi là foundry, của quá trình R&D nhằm cải tiến quy trình sản xuất nhằm hiện thực hoá thiết kế ngày càng nhỏ, hay của các công ty sản xuất máy móc.

Hi vọng được nhận được góp ý của mọi người và hẹn gặp lại trong bài viết tới về Quy tắc thiết kế – DRC – góc nhìn từ foundry.

Tham khảo:

C.Q.Chen et. al, Microelectronics Reliability, vol. 76–77, pp. 141-144, Sep 2017.

Nguồn: semiconductorian.wordpress.com